欧洲石英25HDK2261-A-156.250M差分振荡器输出逻辑

欧洲石英25HDK2261-A-156.250M差分振荡器输出逻辑

随着处理器、多媒体和网络技术的不断进步，它们对带宽的需求比以往任何时候都要大。点对点物理接口开始过时，因为它们很难跟上不断增长的数据速率。为了绕过物理限制，已经利用共模逻辑来提供高速、低功耗的接口标准

本技术说明旨在解释和区分当今可用的主要逻辑接口：LVPECL；LVDS；HCSL；CML差分晶振

为什么选择差分信号？
射频电路中最大的问题之一是输入波在传输过程中可能会被EMI失真，从而产生噪声信号,当信号通过单端连接传输时，传输过程中施加在其上的任何噪声都会影响输出，这可能会产生不可靠的失真波。

在差分信号中，两条电线经常被扭曲在一起，成为EMI耦合，这意味着它们所经历的干扰或多或少是相同的，使电线之间的电压差几乎为0V。这允许其中一根导线作为信号应该是什么样子的参考，使输出按预期输出。

差分信号总体上比单端信号更不受噪声影响。

LVPECL
低电压正发射极耦合逻辑（LVPECL）最初是作为发射极耦合的逻辑（ECL）开始的。
ECL是早期的技术之一，它允许快速的开关速度，并且具有与CMOS石英晶振相当的传播时间。

欧洲石英25HDK2261-A-156.250M差分振荡器输出逻辑

上图所示的电路显示了ECL接口的操作。
当“高”输入通过Vin进入电路时，Q1导通，Q2截止。在此期间，Q1未饱和，这使Vout2变高，Vout1变低，因为压降在300Ω以内。当“低”输入通过Vin进入电路时，这种行为会得到反映。Q1将截止，Q2将导通，并且由于330Ω电阻器上的电压下降，Vout1将为高，而Vout2将为低。

输入高电压和低电压由电源电压、基极电压和发射极电压值定义。在这个例子中，Vcc＝5V，Vbb＝4V和Vee＝0V。这使得高和低的输入值分别为4.4V和3.6V有源晶振。

尽管ECL一直是一些应用程序中仍在使用的最流行的接口之一，但它也有缺点；低噪声裕度、高功耗、电平移位器需要与其他逻辑门接口，最重要的是，它脱离负功率轨。这是有问题的，因为它使与其他逻辑族的接口变得困难，因为它们将负轨接地。最初使用负电源是因为它最大限度地减少了电源变化对栅极逻辑电平的影响。

这导致了正发射极耦合逻辑（PECL）的兴起，进而导致了低压正发射极耦联逻辑（LVPECL）

ECL、PECL和LVPECL输出差分晶体之间有什么区别吗？
PECL和LVPECL使用正电源电压，而ECL使用负电源。然而，这是唯一的主要区别，并且这三个接口都以相同的方式工作。

PECL允许使用5V正极电源，这简化了电路的设计，并节省了少量的电力。
LVPECL现在是最常用的ECL接口，因为它保持了ECL的快速开关速度和低传播时间，同时将电源电压降低了约50%。

LVDS
低压差分信号（LVDS）使用差分传输，这比单端方案具有巨大的优势，因为它使其不太容易受到共模噪声的影响。耦合到互连上的任何噪声都被接收器视为共模调制，并被拒绝，这意味着接收器只对差分电压做出响应。LVDS主要设计用于点对点应用，但总线LVDS（BLVDS）被定义为支持多点应用。
与ECL系列不同，LVDS不依赖于特定的电源电压。这使得它在考虑电路设计的寿命时可以作为一个安全的选择，因为它可以很容易地从5V迁移到3.3V或2.5V，同时仍然保持其性能。

欧洲石英25HDK2261-A-156.250M差分振荡器输出逻辑

LVDS与其他逻辑接口不同，因为它不使用电压波动，而是使用电流波动。它通过控制流经电路的电流的极性来工作。

电流流经与线路阻抗匹配的电阻器（通常为100Ω），以避免高频反射。当通过电阻器时，接收器输入处会出现电压降。接收器减去这两个电压以获得差值。如果将3.5毫安的电流注入电路，并通过一个100Ω的电阻器，它将产生350毫伏的电压（根据欧姆定律）。接收器能够感测通过它的电流的极性以确定逻辑电平。

LVDS变送器消耗恒定电流，这大大减少了对电源去耦的需求，从而减少了对电路的电源和接地电平的干扰。

使用LVDS差分石英晶体振荡器的优点是提高了电磁兼容性，并结合了低电压操作。电压顺应性也加倍，因为信号不限于单端输出。

虽然LVDS有它的优点，但它的抖动性能不如PECL，它更昂贵，并且在支持的最大数据速率方面受到限制。

LVDS最常见的用途是将数据从处理单元传输到显示器。这主要包括以60Hz的刷新率将数据传输到LCD屏幕。它以前在计算机中用于从主板到显示器的数据传输。尽管AMD和英特尔自2013年起停止支持LVDS，但它仍然广泛用于电视和笔记本电脑。

HCSL
高速电流导向逻辑（HCSL）是用于PCIe应用程序以及Intel芯片组的最受欢迎和支持的逻辑接口。
HCSL在LVDS和LVPECL接口之间的低电流（通常为94mA，最大为115mA）下工作时，产生的噪声非常小。这就是为什么它被选择用于主板操作，因为它能够产生清晰、无噪声的信号

欧洲石英25HDK2261-A-156.250M差分振荡器输出逻辑

HCSL的工作原理是将信号通过微分器，微分器会产生一个正波和一个负波。然后，这两个波进入一个由电阻器端接的减法器。减法器放大信号的正部分，从而产生具有原始信号的两倍振幅的输出。

CML的工作原理是电流转向。电流在两条交替的路径之间流动。根据电流向下发送的路径，它会在输出处显示“1”或“0”。

欧洲石英25HDK2261-A-156.250M差分振荡器输出逻辑

CML最常用于光纤元件，因为它在正确的端接下产生的噪声非常小，并且能够在印刷电路板上传输大量数据（约312.5Mbit/s至3.125Gbit/s）

CML相对于ECL家族的主要优势在于它使用50Ω而ECL在输出端具有非常低的电阻。50Ω终止防止任何反射和噪声在输出波形中向上终止。CML还具有使用非常小的功率的优点，具有大约400mV的电压摆幅，该电压摆幅是LVPECL的一半并且仅略高于LVDS。CML还兼容1.8V、2.5V、3.3V和5.0V电源电压。