康纳温菲尔德宣布推出新型FT9-TFC时间频率同步模块

康纳温菲尔德宣布推出新型FT9-TFC时间频率同步模块

Connor Winfield的FT9-TFC系列模块代表了一种新的精确计时方法，当锁定到来自GNSS接收器的输入1PPS信号时，提供两个同步时钟输出，所有这些都是9mmx9mm的小尺寸石英晶振。这种高度集成的模块将NPLL系统与APLL系统相结合，APLL系统将输入的1PPS信号转换为与内部生成的1PPS 3.3V LVCMOS输出的上升沿对齐的最多两个锁相时钟输出。该模块需要外部10MHz OCXO或10MHz TCXO作为模块的MCLK的支持，这为用户确定系统的性能特性提供了很大的灵活性。该模块的内部寄存器可由用户编程，以根据使用的外部MCLK的质量调整数字滤波器的带宽。模块将自动锁定到输入的1PPS信号。当1PPS信号不存在时，模块将自动进入保持状态，直到恢复1PPS信号。保持稳定性由所使用的外部MCLK石英晶体振荡器决定。该模块可以接受来自启用温度感测（TSE）的OCXO或TCXO的信息，并产生补偿频率偏移调整，以减少TSE-MCLK振荡器中的热不稳定性，从而在保持模式下达到随温度变化的亚PPB稳定性性能。初始参数在工厂预设，包括输出频率，该频率基于板载低相位噪声VCXO。

FT9-TFC是一款高度集成的时间和频率同步模块，设计用于接收1PPS参考输入，并产生1PPS输出和最多两个单端时钟输出，相位锁定并与1PPS输出脉冲的上升沿对齐。这款高精度相位和频率同步解决方案集成了低相位噪声频率时钟转换。外部10MHz精密OCXO或TCXO晶振为各种保持性能选项提供系统主时钟，并支持从《1MHz至。1Hz的多种滤波器带宽选项。经过训练的内部VCXO为两路具有超低抖动性能的单端时钟输出提供相位噪声和抖动性能输出特性。内部模拟PLL与默认NPLL设置一起在FT9-TFC中预先配置，具有针对不同主时钟（MCLK）性能类型和环路带宽设置的配置选项。FT9-TFC有两个1PPS输入引脚，允许用户在两个1PPS信号源之间切换。FT9-TFC允许用户使用芯片的内部鉴相器来校准和校正GNSS接收器发出的1PPS信号中常见的锯齿误差。FT9-TFC还为用户提供内部主时钟校准功能，用于校准和校正外部支持OCXO中的校准偏移和热漂移。使用预编程的MCLK OCXO模块，FT9-TFC可以自动补偿OCXO模块的热漂移，而无需外部微控制器。

该产品可用于支持无线系统、IEEE 1588v2和采用1PPS频率源的高精度、长期时间和频率生成应用中使用的高稳定性频率基准。

MCLK选项包括TCXO、标准OCXO、TSE OCXO，双炉OCXO和铷原子钟（CSAC）。滤波器带宽可以设置为从100mHz到小于1mHz。可以接受两个1PPS输入参考源，使用户能够在它们之间进行切换。

康纳温菲尔德晶振FT9-TFC系列应用：
•5G基站、通信
•网络同步，IEEE1588
•软件定义无线电
特征：
•9.2x9.2毫米SMD封装贴片晶振
•可用输出频率：8kHz至156.25MHz
•+3.3 Vdc操作
•输出逻辑：LVCMOS
•符合RoHS标准/无铅

康纳温菲尔德宣布推出新型FT9-TFC时间频率同步模块

Connor-Winfield Announces new FT9-TFC Time to Frequency Synchronizing module

— Connor-Winfield’s FT9-TFC Series module represents a fresh approach to precision timing offering two synchronized clock outputs when locked to an incoming 1PPS signal from a GNSS receiver, all in a small 9mm x 9mm form factor. This highly integrated module combines an NPLL system with an APLL system that converts an incoming 1PPS signal to up to two phase locked clock outputs aligned to the rising edge of a 1PPS 3.3V LVCMOS output generated internally. The module requires the support of an external 10MHz OCXO or 10MHz TCXO as the module’s MCLK which provides the user great flexibility in determining the performance characteristics of the system. The module’s internal registers are programmable by the user to adjust the bandwidth of the digital filter, based on the quality of the external MCLK used. The module will auto lock to an incoming 1PPS signal. When the 1PPS signal is not present, the module will automatically enter holdover until the 1PPS signal is regained. Holdover stability is determined by the external MCLK oscillator used. The module can accept information from a temperature sense enabled (TSE) OCXO or TCXO and generate compensating frequency offset adjustments to reduce the thermal instability in the TSE MCLK oscillator to reach sub-PPB stability performance over temperature in holdover mode. Initial parameters are preset at the factory, including output frequency, which is based on an onboard, low phase noise VCXO.

MCLK options include TCXO, standard OCXO, TSE OCXO, Double oven OCXO and rubidium atomic clocks (CSAC). Filter bandwidths can be set from 100mHz to less than 1mHz. Two 1PPS input reference sources can be accepted, giving the user the ability to switch between them.

Applications:

• 5G Base stations, Communications

• Network Synchronization, IEEE1588

• Software Define Radio

Features:

• 9.2 x 9.2mm SMD Package

• Output frequencies Available: 8kHz to 156.25 MHz

• +3.3 Vdc Operation

• Output Logic: LVCMOS

• RoHS Compliant / Lead Free