图2示出了所呈现的SITIME晶振频率比引擎的块级架构.它由一个以ClkTF为参考的模拟小数N分频PLL组成,嵌套在一个以ClkTS为参考的数字PLL中.假设固定的fTF,模拟PLL的行为类似于DCO,因为其输出频率fDCO由分数分频器输入值DCOin设置,DCOin是数字数字.于是

fDCO=fTF×DCOin。（7）

另一方面，数字PLL采用10的反馈分频值，因此

fDCO=fTS×10.（8）

因此，通过组合（7）和（8），分数分频器输入值表示为

DCOin=10×fTS/fTF。（9）

图一

反馈回路迫使DCOin始终是输入时钟频率的缩放比率。因此，可以通过后处理DCOin值来读出温度。与图1类似，模拟PLL的5070压控晶体振荡器（VCO）是数字相位量化器中使用的时间-数字转换器的一部分。振荡的频率越高，数字PFD注入环路的噪声就越小。根据第IV节中描述的噪声分析，除数值10使得分辨率目标可以在不对数字PFD施加过多复杂性的情况下实现，同时将VCO功耗保持在合理范围内。由于该温度传感器旨在补偿MEMSTF频率变化，如图2所示，其输出被适当地缩放以表现出跨温度的fTF误差的逆特性。为此，DCOin应用于数字模块，即所谓的TDC数据路径，由数字seveth-order多项式和低通滤波器组成。基于两个进口无源谐振器的非线性水平和目标输出频率稳定性来选择多项式阶数。在通过温度表征谐振器之后，还为每个器件单独设置其系数。低通滤波器将TDC的噪声降低到所需的BW以上。

图二

TDC设计的关键目标是频率比发动机具有足够高的BW以跟踪快速温度变化，同时对近距离的TDC输出噪声具有可忽略的影响。图3示出了图2中所示的频率比引擎的块级模型，以及系统中存在的主要噪声源。如前所述，数字PLL由时钟分频器，作为PFD工作的时间-数字转换器，数字环路滤波器L(z)和DCO组成。数字环路贴片滤波器输出是频率比引擎的输出，它跟踪由于环境温度波动而发生的数字PLL BW内的ClkTS的相位变化。因此，考虑该回路的5kHz的BW以确保发动机对于目标温度传感器BW足够快。DCO是模拟小数N分频PLL，包括XORPFD，环路SAW滤波器，分数分频器和VCO。

图三

除了ClkTF PN之外，调制器量化噪声以及VCO PN是DCO输出噪声的主要贡献者。在这种设计中，采用三阶调制器来降低分数分频器的带内噪声贡献，并且还增加DCO的远端噪声功率，实际上DCO输出时钟边缘更多，因此提高了后续时间-数字转换器的有效分辨率。图4显示了主要的噪声源及其在频率和传递函数上的形状，朝向TDC输出，其中

Adco(f)=vdd/2π×H(s)×Kvco/jf×1/Nnom（10）

Gdco=Adco/(1+Adco)（11）

图四

其中Adco(f)是模拟PLL环路增益，vdd是PFD的电源电压，H(s)是环路滤波器的传递函数，Nnom是模拟PLL标称分频值，而Gdco(f)是基函数由Adco(f)定义。由于Adco(f)具有在原点具有极点的低通行为，因此Gdco(f)也具有低通滤波器的形状，具有DCO环路fdco的BW，大约2MHz。DCO传递函数可表示为

Hdco(f)=fTF×Gdco(f)×1/jf（12）

类似地，可以找到数字PLL环路增益

Atdc(f)=TTS/2π×L(s)×Hdco(f)×1/Ndiv（13）

Gtdc(f)=Atdc/(1+Atdc)（14）

其中L(s)是拉普拉斯域中的数字环路滤波器传递函数,Ndiv是除法值，在本设计中设置为10，Gtdc(f)是由Atdc(f)定义的基函数.根据Atdc(f)的定义,Gtdc(f)具有低通滤波器形状，其BW等于数字PLL BW ftdc,约为5kHz.就温度传感器而言，低于100Hz的输出噪声功率非常重要。在图3所示的噪声源中，调制器噪声和VCO PN对该范围内的输出噪声的影响最小。